Blog Langsung Google Pixel Visual Core (10 pagi PT, 5 sore UTC)

Posted on

[ad_1] Blog Langsung Google Pixel Visual Core (10 pagi PT, 5 sore UTC)

12:46 EDT – Keripik panas sudah dimulai! Salah satu percakapan pertama Google hari ini adalah merinci prosesor piksel Visual Core yang ditemukan di smartphone Pixel terbaru. Pembicaraan ini disebut “Pixel Visual Core: prosesor gambar, visi, dan kecerdasan buatan Google yang dapat diprogram sepenuhnya untuk perangkat seluler.”

12:47 WIB Jika Anda tidak mendalami blog NVIDIA Live, maka percakapan ini akan menarik

12:49 EDT – Hari ini setidaknya setengah lusin blog langsung dengan topik berbeda

12:49 EDT – Pada waktu yang tepat, dengan semua slide, kami akan meninjau beberapa percakapan sebagai analisis yang tepat.

12:50 WIB – Percakapan ini biasanya berjalan sangat cepat, kami menyelesaikan percakapan sebelumnya

12:56 EDT – Oke, ayo pergi. Jason Redgrave adalah pembicaranya

12:56 EDT – Empat tahun pengembangan di PVC

12:57 WIB – Motivasi adalah untuk membuat gambar terlihat lebih baik

12:57 WIB – Cara pengguna membayangkannya

12:57 WIB – Fotografi komputasi

12:58 WIB Sulit untuk membangun algoritme pada perangkat keras karena sering berubah

12:58 WIB – Perlu memenuhi harapan tanpa penundaan

12:59 WIB – Anda membutuhkan sesuatu yang dapat diprogram

12:59 WIB – CPU dan GPU menghabiskan banyak energi

12:59 WIB – Perhitungan kebutuhan energi versus operasi

12:59 WIB – Tidak berfungsi dengan bagian yang dapat diprogram saat ini

01:00 EDT GPU tidak menggunakan pola pemrosesan gambar dibandingkan dengan silikon khusus

01:00 EDT – Pindah ke domain khusus, tepat sebelum ASIC khusus

01:00 EDT – Atur nada perangkat lunak PoV

13:01 WIB HDR sebelumnya dibuat di Halide

13:01 WIB – PVC mendukung subset halida

13:01 WIB – PVC tidak mendukung floating point

13:01 WIB – Pembatasan pola akses memori

13:02 EDT – Di masa mendatang, cari dukungan FP untuk mengurangi gesekan dalam mentransfer aplikasi ke CPU

13:02 EDT – Bangun kembali dan Halide yang berfungsi dengan format khusus yang diperlukan

13:02 EDT Hindari membuat blok perangkat keras yang dibatasi oleh ISA dan proses

13:03 EDT – Kurangi cincin dari gen ke gen

13:03 EDT – ISA virtual tingkat tinggi digunakan sebagai gantinya

13:03 EDT – Kompilasi ke ISA tingkat tinggi itu

13:03 EDT – Memiliki lapisan terjemahan ke versi perangkat keras saat ini

13:03 EDT – Jika perlu, Anda dapat melakukannya dalam mode JIT

13:03 EDT – Sekarang arsitektur VLIW

13:03 EDT – Sesuaikan pergerakan memori pada saat perhitungan

13:03 EDT – Di samping tidak ada cache

13:04 EDT – Status awal adalah mengetahui lokasi memori pada saat kompilasi

13:04 EDT Sebagian besar ASIC melakukan operasi stensil

13:04 EDT – Nilai piksel adalah fungsi dari piksel dan piksel di sekitarnya

13:05 EDT – Hitung lebih dari satu rentang piksel untuk menghitung piksel baru

13:05 EDT – Memerlukan banyak data

13:05 EDT – Ini adalah buffer garis

13:05 EDT – Dari PoV perangkat keras, Anda memerlukan prosesor stensil

13:06 EDT – Tekan dan simpan SoC secara bersamaan

13:06 EDT PVC adalah SoC yang lengkap

13:06 EDT – A53, LPDDR4, PCIe

13:07 WIB – Inti IPU memiliki blok IO

13:07 WIB – Berurusan dengan aliran MIPI

13:07 WIB – Saat ini 8 core

13:07 WIB Setiap inti IPU adalah prosesor stensil dan garis buffer pool

13:07 WIB – TSMC 28 nm

13:07 WIB – Dibangun sebagai SiP

13:07 WIB – DRAM ditumpuk di atas template

13:08 EDT – Array prosesor SIMD

13:08 EDT – (Ini adalah kumpulan buffer garis)

13:08 EDT – Tempelkan ke kain AXI

13:08 EDT – cincin NoC

13:09 WIB – Bangun array piksel untuk prosesor stensil (STP)

13:09 WIB – Permukaan blok terlihat seperti proses SIMD lainnya

13:09 WIB – VLIW pada garis vektor

13:09 WIB – Instruksi berbeda untuk memuat / menyimpan dalam vektor

13:09 WIB – Akses memori tab

13:09 WIB – Dukungan untuk ukuran yang berbeda

13:10 EDT – Garis halo juga

13:10 EDT – Array 20×20 dapat mendukung halaman 16×16 dengan area halo

13:10 EDT – Anda tidak memiliki sumber daya komputasi, Anda hanya memiliki sumber daya memori

13:10 EDT – Bagikan RAM dalam susunan ALU 2×8

13:10 EDT – Untuk pertimbangan PPA saja

13:11 WIB – Dibuat sebagai siklus multi-tumpukan

13:11 WIB – Dual ALU 16b per siklus

13:11 WIB – Dukungan titik tetap

13:11 WIB – Akses memori secara bersamaan

13:12 WIB – Baca Jaringan Shift / Jaringan Tetangga

13:12 WIB – Digunakan untuk menghemat mesin

13:12 WIB – Energi

13:12 WIB – Harus ada cara untuk menerima data antar baris dan mengembalikan data untuk merekam file vektor

13:13 WIB – Anda juga ingin membuatnya tetap sederhana – Rekam 10 input per perhitungan

13:13 WIB Data yang diperlukan sering ada di tetangga

13:13 WIB – Dapat mengakses dari jalur yang berdekatan (hingga 4 lompatan) dalam satu siklus

13:14 EDT – VLIW dapat melakukannya secara paralel dengan perhitungan

13:14 EDT – Ini sangat membantu dalam efisiensi energi

13:14 EDT – Juga garis penyangga

13:14 EDT – Kumpulan penyimpanan dibagikan dengan pointer di penyimpanan itu – Menerapkan FIFO dua dimensi

13:15 WIB – Buffer bagian dari gambar saat memutar aliran yang terkait dengan susunan prosesor piksel

13:15 WIB – Pertahankan sinkronisasi pada CPU

13:15 WIB – Sinkronisasi didasarkan pada petunjuk perangkat keras yang diperbarui oleh perangkat lunak

13:16 WIB – Termasuk kemampuan untuk menanyakan status buffer baris

13:17 WIB Sebagian besar waktu data yang dibutuhkan untuk disimpan dalam lintasan horizontal kurang dari jumlah baris yang diproses.

13:17 WIB – Bagi memori di bawah dan buffer hanya baris yang diperlukan untuk menghemat ruang dan daya

13:18 WIB – Terutama dengan lebih sedikit memori pada umumnya

13:18 WIB – Hasil dalam piksel 2

13:18 WIB – HDR2 + data

13:18 WIB – PVC 28 nm vs. SoC 10 nm

13:19 EDT – Dinormalisasi untuk kembung dan efisiensi energi

13:19 EDT – Lebih dari 50 orang di tim PVC

13:20 WIB Waktu tanya jawab

13:21 EDT Q: Proses pengembangannya lama, tujuannya bukan untuk merancang algoritma tertentu. Ketika perangkat keras habis, apakah Anda merasa luar biasa?

13:21 EDT – A: Kami khawatir tentang gesekan untuk digunakan. Ini dapat diprogram dan Anda memerlukan toolkit. Sering bekerja lebih dari perangkat keras! Kita secara pribadi seharusnya lebih memperhatikan gesekan ini.

13:22 WIB T: Dalam definisi awal proyek untuk mendukung Halide. Bagaimana Anda memutuskan untuk mempercepat apa?

01:23 EDT – A: Kami tahu kami ingin meningkatkan HDR +. Kami memiliki tim yang menggambar algoritme untuk pemrosesan visual normal. Kami mengatakan seberapa baik mereka memetakan, apakah kami melewatkan sesuatu, apakah ada aspek yang perlu kami lakukan lebih baik?

01:23 EDT T: Apakah arc beradaptasi dari algoritma klasik ke algoritma NN?

01:24 EDT – J: HDR + mencakup berbagai algoritme – FFT diskrit aksial adalah bagian darinya. Ini berfungsi dengan baik untuk itu – inti fleksibel selama Anda memerlukan akses berbeda ke memori.

01:24 EDT T: Angka performa dibandingkan dengan CPU/GPU, atau DSP?

01:24 EDT – A: Perbandingan dengan perangkat lunak produksi. Tidak yakin berapa banyak yang berjalan di DSP

01:25 EDT T: Apakah Anda berpikir di luar perangkat keras ponsel?

01:25 EDT Jawaban: Seseorang tidak dapat berspekulasi tentang masa depan.

01:26 EDT – Ini adalah sebuah paket! Bicara selama satu jam lagi

[ad_2]

Source link

Leave a Reply

Your email address will not be published. Required fields are marked *